CLIPPEDIMAGE= JP403105963A

PAT-NO: JP403105963A

DOCUMENT-IDENTIFIER: JP 03105963 A

TITLE: DEVICE STRUCTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: May 2, 1991

INVENTOR-INFORMATION:

NAME

SOEJIMA, MASAMOTO

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY

N/A

APPL-NO: JP01244171

APPL-DATE: September 19, 1989

INT-CL_(IPC): H01L027/06; H01L021/331 ; H01L021/76 ; H01L029/73

US-CL-CURRENT: 257/557

ABSTRACT:

PURPOSE: To reduce an element isolation width by a method wherein a graft base diffusion layer of a bipolar transistor is formed in common with a P<SP>+</SP> drain diffusion layer of a P-channel MOSFET and a P-type base diffusion layer and an N<SP>+</SP> emitter diffusion layer of the bipolar

transistor are

surrounded by the P<SP>+</SP> drain diffusion layer.

CONSTITUTION: A dummy gate electrode 9 is formed simultaneously so as to cover

a part in which a P-type base diffusion layer and an N<SP>+</SP> emitter

diffusion layer of an NPN bipolar transistor are to be formed.

Then, ions of

boron are implanted to form a P<SP>+</SP> drain diffusion layer 6a and a

P<SP>+</SP> source diffusion layer 6b. Gate electrodes 6 act as a mask when

the ions are implanted; the P<SP>+</SP> drain diffusion layer 6a and the

P<SP>+</SP> source diffusion layer 6b are formed in a self-aligned manner with

the gate electrodes 8. The part where the P-type base diffusion layer and the

 $N<\mathrm{SP}>+</\mathrm{SP}>$ emitter diffusion layer of the NPN bipolar transistor are to be

formed is masked with the dummy gate electrode 9; as a result,

the P<SP>+</SP>
diffusion layer is not formed; however, the part is surrounded by the P<SP>+</SP> drain diffusion layer 6a as a graft base diffusion layer. In this manner, it is possible to sharply reduce an element isolation interval between the NPN bipolar transistor and a P-channel MOSFET.

COPYRIGHT: (C) 1991, JPO&Japio

⑩日本国特許庁(JP)

① 特 許 出 願 公 閣

⑫ 公 開 特 許 公 報 (A) 平3-105963

Sint. Cl. 5

識別記号

庁内容理番号

@公開 平成3年(1991)5月2日

H 01 L 27/06

M 7638-5F

> 7735-5F 8225-5F H 01 L 27/06

3 2 1 C

29/72

未請求 請求項の数 1 (全5頁)

60発明の名称

半導体装置のデバイス構造

願 平1-244171 ②特

願 平1(1989)9月19日 29出

②発 明 者 副島 勝 元 東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 日本電気株式会社 人

東京都港区芝5丁月7番1号

個代 理 人 弁理士 内 原 晋

> 明 栅

発明の名称

半導体装置のデバイス構造

特許請求の範囲

同一半導体基板上にNPNバイポーラトランジ スタとCMOS素子を形成してなるバイポーラト ラ·CMOS集積回路において、少なくとも1個 のバイポーラトランジスタのグラフトベース拡散 層がPチャンネルMOSFETのP* ドレイン拡 散層と共通に形成され、前記バイポーラトランジ スタのP型ベース拡散層およびN・エミッタ拡散 層は前記P・ドレイン拡散層により取り囲まれて 形成されることを特徴とする半導体装置のデバイ ス構造。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置のデバイス構造に関し、

特にNPNバイポーラトランジスタとCMOS素 子とからなるバイポーラトラ・CMOS集積回路 (BiCMOS集積回路)のデバイス構造に関す

〔従来の技術〕

BiCMOS集積回路は、バイポーラトランジ スタとCMOS素子を基本回路内で複合すること により、高速性と低消費電力性を合せ持ち、特に 高速・高集積のLSIを実現できる技術とされて いる。

第3図(a)に、PチャンネルMOSFETと NPNバイポーラトランジスタが同一基板上に配 置された場合の従来のBiCMOS集積回路の平 面図を示す。第3図(a)のBB′線で示された 位置に於ける縦断面図を第3図(b)に示す。

従来のBiCMOS集積回路は、P型シリコン 基板1上にN↑埋込み層2a.2bを形成し、P チャンネルMOSFET19を作成する場合は N・埋込み層2a上にN型エピタキシャル層4を 形成し、ゲート酸化膜フおよび多結晶シリコンに よるゲート 電極 8 を加工形成した後、 P チャンネル M O S F E T 1 9 の P * ドレイン拡散層 6 a . P * ソース拡散層 6 b を形成していた。

また、NPNバイボーラトランジスタ18を作成する場合は、N・埋込み層2b上にN型エロシャル層4を形成し、P型ベース拡散層10とN・コレクタ拡散層5を形成し、ベース電極形成のP・拡散層6a、P・ソース放像6bと同一濃度のP・拡散層6を加工形成後にN・エミッタ拡散層11を形成していた。

これら N P N バイボーラトランジスタ 1 8 と P チャンネル M O S F E T 1 9 とを同一の P 型シリコン基板 1 上の 隣接して配置する場合は、これらを電気的に分離するために P 型分離層 3 、フィールド酸化膜 1 2 を、N P N バイボーラトランジスタ 1 8 と P チャンネル M O S F E T 1 9 との間に形成していた。このため、N・埋込み層 2 a と N・埋込み層 2 b との間隔 S としては、5~1 0 μ m の 素子分離 幅を必要としていた。

(発明が解決しようとする課題)

S素子を形成してなるBiCMOS集積回路において、少なくとも1個のバイボーラトラントスな散層がPチャンネルMOSFETのP・ドレイン拡散層と共通に形成層がRサースが、M・エミッタ拡散層はP・ドレイン拡散層は グラフトベース拡散層)により取り囲まれて形成されるデバイス構造を有している。

(実施例)

次に本発明について図面を参照して説明する。 第1図(a)は本発明の一実施例の平面配置図 であり、第1図(b)は第1図(a)のAA'線 における断面図である。

第1図において、BiCMOS集積回路は、P型シリコン基板1に形成されたN・型埋込み層2と、このN・型埋込み層2上に形成されたN型エピタキシャル層4と、N型エピタキシャル層4上にゲート酸化膜7を介して形成された多結晶シリコンからなるゲート電極8と、N型エピタキシャル層4内に形成されたP・ドレイン拡散層6a.

上述した従来のBiCMOS集積回路は、NPNバイポーラトランジスタとPチャンネルMOSFETとを隣接して配置する場合には、通常、5~10μmの素子分離幅が必要なため、例えば、素子数が数10万~数100万に達するようなBiCMOS集積回路を現実的なチップサイズ(~15mm□)で実現することは困難であった。

また、このような大規模なBiCMOS集積回路を実現するためにはCAD(Computer Aided Design)技術を駆使した自動設計技術が不可欠であるが、従来のBiCMOS集積回路に於いては、アルミ配線等で素子間の配線を施す際に、CMOS部分とバイボーラ部分とで配線ピッチが大きく異なるため、特に、マスクパターンとかける大きないの際、既存のCAD技術では効率の良い自動設計ができないという欠点があった。

〔課題を解決するための手段〕

本発明のBiCMOS集積回路は、同一半導体 基板上にNPNバイポーラトランジスタとCMO

P・ソース拡散層 6 b と、グラフトベース拡散層 6 b と、グラフトベース拡散層 7 でもある P・ドレイン拡散層 6 a に取り囲まれた P型ベース拡散層 1 0 と、この P型が一ス拡散層 1 0 と、この P型拡散層 1 1 と、フィールド酸化膜 1 2 、第 1 の層間絶縁膜 1 3 、エミッタポリシリコン 1 6 、アルミニウム電極 1 7 とから構成されている。

なお、N・コレクタ拡散層(図示せず)は、P・ドレイン拡散層 6 a , P・ソース拡散層 6 b から所定の距離を隔てた位置に形成され、N・型埋込み履 2 に接続されている。

第1図に示したデバイス構造の製造方法について、以下に説明する。

まず、従来からよく知られた方法により、P型シリコン基板1上にN・型埋込み層2、N型エピタキシャル層4、フィールド酸化膜12、ゲート酸化膜7、N・コレクタ拡散層(図示せず)を形成し、このN・型埋込み層2とN型エピタキシャル層4とによりなる領域に、NPNバイボーラトランジスタとPチャンネルMOSFETとを分

離することなく形成する。なお、PチャンネルMOSFETのショートチャンネル化のためには、必要に応じてN型エピタキシャル層4の表面濃度を大きくすべくNウエル(図示せず)を導入すればよい。

上述以降の製造工程を、工程順断面図である第 2 図 (a) ~ (h) を用いて説明する。

ゲート電極8は従来と同様にイオン注入のマスクとなり、P・ドレイン拡散層6a,P・ソース拡散層6bはゲート電極8に対して自己整合的に形成される。また、NPNバイボーラトランジス

タのP型ベース拡散層および N・エミッタ拡散層を形成すべき部分は、ダミーゲート電優 9 によりマスクされているために P・拡散層は形成されないが、グラフトベース拡散層でもある P・ドレイン拡散層 6 a に取り囲まれる。

次に、第2図(b)に示すように、CVD法により厚さ 0.5 μm ~ 1.0 μm の第 1 の層間絶縁膜1 3を形成する。

次に、第2図(c)に示すように、ダミーゲート電極9の表面だけを露出させるように、第1の 層間絶縁膜13を選択的にエッチングする。

次に、第2図(d)に示すように、第1の層間 絶縁膜13に対し十分なエッチング選択比を持つ エッチング条件(例えば、CF4をエッチングト で用いたドライエッチング)にてダミーゲート 電値9を自己整合的にエッチング除去した役 えばボロンをドース量5×10¹³cm⁻²、エル ギー30keVにてイオン注入することにより、 P型ベース拡散層10を形成する。

次に、第2図(e)に示すように、第1の層間

絶繰膜 1 3 の膜厚 0.5 μm ~ 1.0 μm に比べて十分に薄い (0.1 μm ~ 0.2 μm) 第 2 の層間絶縁膜 1 4 を全面に堆積する。

次に、第2図(f)に示すように、第2の層間 絶縁膜14をRIE(Reactive log Btching) によりエッチバックし、NPNバイボーラトラン ジスタのP型ベース拡散層10の上部周辺側面 に、第2の層間絶縁膜14からなるスペーサ15 を形成する。この時、P型ベース拡散層10上の ゲート酸化膜7も除去される。

次に、第2図(g)に示すように、全面に厚さ2000~3000人の多結晶シリコンを積し、例えばドース量1×10¹⁶ c m ⁻²、 N P N だっち0keVにてひ楽をイオン注入し、N P N でるような熱処理(例えば、900℃。 N 2 雰囲気で30分)を結晶シリコンをエッチングしてまッタボリシリコン16を形成する。

その後、第2図(h)に示すように、アルミニ

ウム電極17を形成することにより、所望のBi СMOS集積回路を得る。

(発明の効果)


更に、アルミ配線ビッチをCMOS部分とバイボーラ部分とで同一にすることにより、高集積密度のBiCMOS集積回路を、簡略化された設計手法により効率よく設計できるという効果がある。

図面の簡単な説明


第1図(a),(b)は本発明の一実施例の平 面配置図、断面図、第2図(a)~(h)は本発 明の一実施例の工程順断面図、第3図(a). (b)は従来技術の平面図、断面図である。


S ··· N · 型埋込み層 2 a と N · 型埋込み層 2 b との間隔。

代理人 弁理士 内 原 智




第 1 図





-340 -



第 3 図